81130A单通道/双通道脉冲数据发生器
与外部时钟同步(固定和可变延迟)
2ns可变跃变时间,在50Ω上达10Vpp(开路为20Vpp)
达500ps(ECL)的快速跃变
2ps定时分辨率
0.01%的频率准确度
任何定时参数变化时无毛刺和陷落
脉冲、脉冲列、模式(数据)工作方式,数据序列
可增加模拟或数字通道
1或2个通道
4种型号的软件100%兼容
| 主机 | 81130A | |
| 输出通道 | 81131A | 81132A |
| 定时1 | ? | ? |
| 频率范围 | 1Hz-400MHz | 1Hz-660MHz |
| 50Ω源2 | N/A | N/A |
| 最大数频率 | 800Mbit/s7 | 1.32Mbit/s7 |
| 定时 分辩率 | 4字 最好情况为2ps | 4字 最好情况 为2ps |
| 带PLL的精度(不带时) | (±100ppm) | (±100ppm) |
| 带PLL的抖动RMS (不带时) | 0.001%+10ps | 0.001%+10ps |
| 宽度范围 | 1.25ns至 (周期-1.25ns) | 750ps至 (周期-750ps) |
| 精度 | >170kHz:±0.01% ±200ps <170kHz:±0.06% | >170kHz:±0.01% ±200ps <170kHz:±0.06% |
| 时滞 | ±25ns | ±25ns |
| 延迟 (外输入至输出) (外输入至触发输出) | 47ns固定值 ±1周期 15ns±1周期 | 47ns固定值 ±1周期 15ns±1周期 |
| 附加变量 延迟范围 精度4 | 0ns至3.00us <170kHz:±0.01%±100ps >170kHz:±0.035%周期 | 0ns至3.00us <170kHz:±0.01%±100ps >170kHz:±0.035%周期 |
| 双脉冲延迟范围 | N/A | N/A |
| 跃变时间范围(10/90) 在1kΩ源阻抗 | 0.8ns至1.6ns 可选N/A | 2.2V为500ps典型值; ECL为250ps典型值 N/A |
| 电平/脉冲性能5 | ? | ? |
| 幅度 50Ω在50Ω上 1kΩ在50Ω上 | 100mVpp-2.4Vpp N/A | |
| 电平窗 1kΩ在50Ω上 | -2.0V~+3.8V N/A | -2.0V~+3.0V N/A |
| 精度 50Ω在50Ω上 1K Ω在50Ω上 | ±(2%+50mV) N/A | ±(5%+50mV) N/A |
| 输出连接器 | SMA(f)3.5mm差分 | SMA(f)3.5mm差分 |
| 源阻抗精度 | 50Ω±1%,典型值 | 50Ω±1%,典型值 |
| 最大外电压 | -2.2V至+5.5V | -2.2V至+4V |
| 短路电流 | -84mA至+152mA | -80mA至+120mA |
| 动态串扰 基线噪声 过冲/脉冲/振铃 | <0.1%典型值 4mVRMS典型值 ±5%幅度 ±50mV | <0.1%典型值 2mVRMS典型值 ±5%幅度 ±50mV |
| 模式/数据能力 | 64Kbit/通道 | |
| 序列 | 达4段,1个循环(循环数从1至220次),1个跳变 | 达4段,1个循环(循环数从1至220次),1个跳变 |
| 格式 | R1,RZ,NRZ,DNRZ | R1,RZ,NRZ,DNRZ |
| 脉冲列 | 单脉冲脉冲数2-65536 | 单脉冲脉冲数2-65536 |
| 触发方式 | 连续门控(外,内,手动) 起动(外,手动) | 连续门控(外,内,手动) 起动(外,手动) |
| 输入 | PLL基准输入, 时钟输入,外输入 | PLL基准输入, 时钟输入,外输入 |
| 负载补偿 | N/A | N/A |
| 其它输出 | 触发输出 | 触发输出 |
| 极限 | 可编程的高和低电平,以保护被测设备 | 可编程的高和低电平,以保护被测设备 |
| 通道增添 | EXOR | EXOR |
| 1 以连续工作和50Ω源阻抗在最快跃变的50%幅度处测量 2 对81005A和8111A,源阻抗可选为50Ω或1kΩ 3 若使用可起振振荡器(PLL未激活) 4 恒定幅度 5 电平指标在5ns(81112A,81131A)或30ns(81111A,81132A)典型稳定时间后有效 6 在±19V窗内施加脉冲 7 仅适用于内部通道添加 | ||